実用的な低消費電力CPLDデザイン

　CPLDをうまく活用すれば、組み込み機器の消費電力とPCBスペース、およびBOMコストを低減することが可能だ。本稿ではまず、これらの低減効果を得るためのCPLDの一般的な使用方法をおさらいする。次に、CPLDの待機時の消費電力を最小限に抑える手法を紹介する。

　ここではCPLDそのものの選び方に加えて、バスメンテナンス機構の適切な選択も重要だ。続いて、動作中の消費電力を削減する手法を説明する。選択的ロジックゲーティングや、「スマート」I/O設計、電源電圧の高精度管理といったアプローチが有効である。